复杂可编程逻辑器件是什么

CPLD 选用 CMOS EPROM、EEPROM、快闪存储器和 SRAM 等编程技术，进而形成高密度、高速度、低功耗的可编程逻辑器件。

构成

CPLD 主要由逻辑块、可编互联通道和可编互联通道组成 I/O 块三部分组成。

规模

CPLD 逻辑块类似于小规模的逻辑块 PLD，一般包括一个逻辑块 4～20 宏单元，每个宏单元一般由宏单元组成，每个宏单元一般由宏单元组成

相乘项阵型、相乘项分配和可编存储器组成。每个宏单元都有多种配置方法，每个宏单元也可以级联应用， 因此，可以实现更复杂的组合逻辑和时序逻辑。高度集成的。 CPLD，一般还提供带片 RAM/ROM 置入阵型块。

可编互联通道主要提供逻辑块、宏单元、输入/导出管脚之间的互联网络。输入/导出块。（I/O 块)给内部逻辑到器件的内部逻辑 I/O 管脚之间的插口。

逻辑规模较大 CPLD 一般还内带 JTAG 界限扫描检测电路可以对已编程的高密度可编程逻辑器件进行全面彻底的功能测试。此外，它还可以通过高密度可编程逻辑器件的功能测试 JTAG 插座在系统中进行编程。

由于集成工艺、集成规模和制造商的差异，各种工艺、集成规模和制造商的差异 CPLD 分区结构、逻辑单元等都有很大的差异。

可编互联阵型结构

EPM7128S 器件

(1)EPM7128SSSS 设备的基本结构

EPM7128S 主要由逻辑阵型块组成 LAB、宏单元、I/O 控制块和可编互联网阵型 PIA 组成。

在多阵型矩阵结构中，每个宏单元都有一个可编程的阵型和一个固定或阵型， 以及具有独立可编时钟、时钟功能、消除和位置功能的可配置触发器。每 16 宏单元构成一组，形成灵活的逻辑阵型模块 LAB。多个 LAB 根据可编互联阵型 PIA 与全局总线相连。每个 LAB 还和对应的 I/O 为提供直接输入输出通道，连接控制器。

(2)EPM7128SSSS 宏单元构造

EPM7128S 每个宏单元可独立配备组合逻辑或时序逻辑工作模式。宏单元主要由逻辑阵型、相乘项选择矩阵和可编存储器组成 3 组成。根据逻辑，可编存储器可以编程旁通，完成组合逻辑。如果作为存储应用程序，相应的可编程逻辑器件开发软件将根据设计逻辑选择高效的存储工作模式，以便至少设计常用的设备资源。

XCR3064XL 器件

(1)XCR3064 器件构造

XCR3064XL 设备宏单元结构由零功率互联阵型连接的功能块和功能块组成 I/O 模块组成，每个逻辑块包含，每个逻辑块包含 16 个宏单元。

全球互联结构 CPLD

isplSI1032 器件构造

isplSI1032 设备主要是全局布线区域 GRP、通用逻辑块 GLB、键入/导出模块 IOC、导出走线区 ORP 和时钟分配网络 CDN 组成。

通用逻辑块 GLB

通用逻辑块 GLB 主要用于完成逻辑功能，GLB 主要由与阵型、相乘项共享阵型、4 由导出逻辑宏单元和控制逻辑电路组成。

运用

根据 SRAM(静态随机存储器)可重配备 PLD(可编程逻辑器件)的诞生，为系统设计师动态更改操作电路中的操作电路 PLD 逻辑功能创造了条件。PLD 应用 SRAM 该模块用于存储和配备数据。这种配备数据取决于 PLD 内部互联和逻辑功能，改变这些信息，也会影响设备的逻辑功能。因为 SRAM 信息容易丢失，因此必须存储在这些信息中 PLD 器件之外的 EPROM、EEPROM 或 FLASH ROM 等非易失存储器，方便系统在适当的时候将其下载到 PLD 的 SRAM 在模块中，实现了电路可重配置 ICR（In-Circuit Reconfigurability）。

- END -