网站每个页面都有标题北京网站制作开发公司

当前位置： 首页 > news >正文

网站每个页面都有标题,北京网站制作开发公司,网站首页设计说明,笔记本怎么做1920宽的网站PCB层叠结构设计 层叠结构设计不合理完整性相关案例#xff1a;在构成回流路径时#xff0c;由于反焊盘的存在#xff0c;使高速信号回流路径增长#xff0c;造成信号回流路径阻抗不连续#xff0c;对信号质量造成影响。 PCB层叠结构实物#xff1a;由Core 和 Prepreg在构成回流路径时由于反焊盘的存在使高速信号回流路径增长造成信号回流路径阻抗不连续对信号质量造成影响。 PCB层叠结构实物由Core 和 Prepreg半固态片简称PP组成。Core的两个表层都铺有铜箔表层之间填充的是固态材料PP在PCB中起填充作用其材质是半固态的树脂材料。层叠结构的不同Core和PP有多种厚度可供选择。 如何设计层叠结构 层叠结构的设计的先决条件单板总层数包括信号层、电源层、地层的数目单板厚度单端信号和差分信号的目标阻抗PCB的介电常数Er。 单板层数的确定 根据单板尺寸、信号数目、电源种类等以及EMC的要求估计单板的信号层、电源层、地层的数目从而获得单板的总层数。实际操作步骤首先进行布局设计再根据PCB上关键器件的摆放位置根据飞线显示估计这些关键器件之间的信号线密度对信号层的数目进行评估。在确定信号层的数目之后根据电源的种类、信号层隔离的要求等评估所需电源层、地层的数目。 单板厚度 14层以内的单板厚度可以选择为1.6mm16层以上的单板厚度需在2mm以上。 目标阻抗 从信号完整性考虑要求在信号传输路径上实现阻抗的匹配。从减小传输线损耗的角度考虑一般取单端信号对地阻抗为50Ω而差分对信号间阻抗为100Ω。 PCB材质的选择 1介电常数。介电常数是表征电磁场在特定材质中导通能力的参数介电常数越大则电磁场在该材质中导通的能力越强。应用中一般采用相对介电常数Er。Er的定义是材质介电常数与真空介电常数的比值。真空中Er1而常用的PCB材质FR4的Er取值一般在3.54.5之间即电磁场在FR4中的导通能力比真空强这也是高速电路在工作时电磁场仍主要集中在PCB内的原因。 在PCB设计中所选材质Er的值对信号完整性有很大的影响。Er越高高频信号越容易通过即高频的损耗越大。常见的FR4的Er参数取值在4.24.3而在高速板的设计中为减小高频损耗往往取FR4的Er值为3.5~3.8。应用中需注意Er的值随频率有略微的变化。 2材质正切值。材质正切值tanδ也称为材质损耗正切值与Er相同它也是一个与信号完整性相关的参数。tanδ等于流经材质的损耗能量与流经材质的无损能量的比值tanδ值越大则信号的损耗越大。 与Er不同tanδ的值基本不随频率而变化。 在高速电路设计中应尽量选择Er和tan小的材质当然Er和tan越小PCB的成本也越高。 层叠结构与阻抗设计的流程 获得以上先决参数后可以开始层叠结构的设计。目标是确定 信号层、电源层、地层的排列顺序信号层、电源层、地层、以及填充层的厚度在信号层上单端信号的线宽差分对信号的线宽以及对内信号线的间距。 信号层、电源层、地层的排列案例分析 结构1的分析 电源平面与地平面之间的紧密耦合可理解为在两者之间寄生了大量的小电容对降低电源平面与地平面之间的阻抗有极好的作用。信号层3以完整的地层作为参考平面因此信号完整性最好。信号层2若以完整的电源层平面为参考也能获得较好的信号完整性但若电源层分块不完整的参考平面会导致信号回流路径不通畅对信号完整性存在一定影响。信号层1、4与信号层2、3相邻很容易受到相邻信号层的影响因此完整性最差。 高速的关键信号线应走线在完整性最好的层相对低速的非关键信号线应选择在不同于前者的层上对阻抗控制要求不严的信号线可选择在表层走线。 线宽与层厚 线宽与层厚是决定信号阻抗的两个关键因素。信号的阻抗可利用Polar Instruments公司开发的Polar SI6000或者嘉立创的阻抗计算神器等工具计算。 为获得特定的目标阻抗信号线宽与信号所在层距离其相邻参考层的间距成正比因此单板的厚度对线宽和层厚存在约束关系。 高速电路叠层设计实战示例 先决参数值的确定 在设计前首先需确定四项先决参数。 单板层数 根据布局以及关键器件之间的信号线密度确定需要8层信号层确定信号层层数单板有六种电源其中3.3V和2.5V分布很广遍布整板而其他四种电源只是在局部使用。所以3.3V和2.5V各单独使用一层其他四种电源共同使用一层电源层使用3层地层确定电源层和地层 表层只用做BGA器件或贴片器件的信号线扇出不用于长距离的走线确定表层作用。 综合上述本单板共16层其中信号层10层包括两个表层电源层3层地层3层。 由16层确定单板厚度为2mm。根据原理图设计得到目标阻抗单端信号为55土15Ω差分信号为100±15ΩPCB材质选择FR4板材Er4.2tanδ0.002。 层叠结构和阻抗设计 在多层PCB压制成型的过程中Core不易被压缩而PP则容易受到压缩而变形因此相对PPCore更适于相邻层的阻抗控制。在初步确定各层厚度后再计算信号层走线的宽度。 1表层单端信号在SI6000软件中选择Surface Micro strip(表面微带线)参见图8.7输入以下参数除目标阻抗的单位是Ω外其他参数的单位都是mil输入目标阻抗、介电常数、走线厚度、最近参考平面的距离。得到走线线宽。 表层信号处于FR4与空气这两种介质之间空气的相对介电常数略大于1而设计中选定的FR4的相对介电常数为4.2即表层信号所处介质的相对介电常数介于1和4.2之间表层的阻抗控制效果较差对表层只考虑单端信号而不考虑差分信号。 高速电路设计中表层只用作为信号线从器件引脚的短距离扇出通过过孔进入阻抗控制相对较好的内层再继续走线。 2内层单端信号 以信号层第三层为例第三层附近有两个地层/电源层可供选择为参考层第二层和第五层。由层叠结构图可知与第二层相距更近即第三层的信号将主要选择第二层以构建回流路径。 在计算第三层信号阻抗时信号层与相邻最近参考层之间的距离以及两参考层之间的距离是必需的参数。在Si6000软件中选择Offset  Stripline非对称带状线。输入目标阻抗、介电常数、走线厚度、参考平台之间的距离最近参考平面的距离。得到走线线宽。信号层与其主要的参考层最好位于同一个Core的两面两层之间以固态材质而不是PP材质作为填充物。 3内层差分信号 输入参数得到差分线的线宽线距。 电源层、地层的确定 由EMC角度考虑与表层相邻的第二层和第十五层作为地层。 分割的电源层与地层需更好的耦合所以选取中间两层作为分割的电源层和地层。2.5V和3.3V的电源平面根据设计需求摆放两层。在确定好电源层和地层后为信号层制定规则 第十层的主要参考平面是第九层而第九层是分割的电源层对信号回流的影响较大因此不建议在第十层走高速信号对于一些非重要的信号如控制信号、JTAG信号等对于阻抗控制要求较弱可以走在信号完整性没那么好的层。比如分割电源层附近。 高速关键信号走在阻抗控制比较好的平面与参考平面之间尽量是固态材料填充。同理第十四层也适于走高速关键信号。 彼此相邻的平面在走线时应正交走线防止信号干扰。